PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-171384

(43) Date of publication of application: 02.07.1996

(51)Int.CI.

5/36 **G09G**

HO4N 1/41

7/30 HO4N

(21)Application number: 06-313065

(71)Applicant: CANON INC

(22)Date of filing:

16.12.1994

(72)Inventor: MITA YOSHINOBU

(54) METHOD AND DEVICE FOR CONVERTING SCANNING

(57)Abstract:


PURPOSE: To realize rastor/block successive scanning

conversion with a small circuit scale.

CONSTITUTION: The raster data and the block data are

inputted/outputted to a block buffer 5 through input/output buffers 6, 7. An address operation part 4 obtains an address accessing the block buffer 5. The address reading out the block or the rastor data, the address writing the luster or the block data in a free address after reading out and the read-out address of the next rastor the block data by its write order are calculated using a prescribed operation rule. Thus, scanning conversion between the rastor/block is performed using one address operation circuit 4 and one block buffer 5, and the circuit scale incorporating a

peripheral circuit is reduced than a conventional one.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of reiection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (J P)

(12) 公開特許公報(A)

(11)特許出額公開番号

特開平8-171384

(43)公開日 平成8年(1996)7月2日


技術表示箇所 FI 識別紀号 **广内整理器号** (51) Int.CL* 5 3 0 G 9377-5H 5/36 G09G B HO4N 1/41 7/30 HO4N 7/ 133 審査請求 未請求 請求項の数8 OL (全·10 頁) (71)出职人 000001007 特顯平6-313065 (21)出願書母 キヤノン株式会社 東京都大田区下丸子3丁目30番2号 平成8年(1994)12月16日 (22)出頭日 (72) 発明者 三田 良信 東京都大田区下丸子3丁目30番2号 キャ ノン株式会社内 (74)代理人 护理士 國分 孝悦

(54) [発明の名称] 走査変換方法及びその装置 (57)【要约】

【目的】 ラスタ/ブロック頂次走査変換を小さい回路 規模で実現すること.

【梯成】 ブロックパッファちに対してラスタデータ及 びブロックデータが入出力パッファ6、7を介して入出 力される。アドレス演算部4はブロックパッファ5をア クセスするアドレスを求める。 ブロックまたはラスタデ - タを読み出すアドレスと、読み出し後の空き番地にラスタ又はブロックデータを含き込むアドレスと、その書き込み項による次のラスタ又はブロックデータの読み出 しアドレスとを所定の演算法則を用いて算出する。 【効果】 1つのアドレス演算回路と1つのブロックパッファとを用いてラスタ/ブロック間の走査変換を行う

ことができ、周辺回路を含めた回路規模を従来より除小 することができる。



【特許請求の範囲】

(請求項 1) 画像データをラスタ順次走査からこの画像データを所定の範値と機幅を有するブロックに分割するためのブロック順次走査に変換し、また上記ブロック順次走査から上記ラスタ順次走査に変換する走査変換方法において、

が幅を上記プロックの縦幅とし横幅をラスタの水平幅とするサイスを有するプロックバッファを1個用い、上記プロックバッファス1個用い、上記プロックバッファンス 順次走査に対して上記プロックデータを書き込み出し、また上記プロックデータを表示み出し、またたみ順次走査にし、を書き込みで上記でから上記プロックにより原次走査がら上記プロックルッとによりまる出し、その書き込み順番に基記ラスタータを書き込みようでにより読み出し、その書き込み順番に基記ラスタブロック順次走査による読み出しアドレスのプロック順次走査による読み出しアドレスを所定の演算により求め、

上記ブロック順次走査から上記ラスタ順次走査への変換時には、上記ブロックバッファを上記ラスタ順次走査により読み出し、その読み出しにより生じた空き番地に上記ブロックデータを書き込み、その書き込み順番に基づいて次のラスタ順次走査による読み出しアドレスを所定の演算により求めるようにした走査変換方法。

[請求項 2] 画像データをラスタ順次走査からこの画像データを所定の数値と横幅を有するブロックに分割するためのブロック順次走査に変換し、また上記ブロック順次走査から上記ラスタ順次走査に変換する走査変換方法において、

縦幅を上記プロックの縦幅とし横幅をラスタの水平幅とするサイズを有するプロックバッファを1個用い、上記プロックバッファに対して上記ラスタ原次走査によるラスタデータを書き込んで上記プロックバックデータを請み出し、また上記プロックが大きなアータを対か出すように成者を書き込んで上記ラスタのアクセスとして、上記記書幅との後で与えられるアドレス分だけ先行して行った後、上記読み出し動作を、上記書き込み動作に連続して行

最後の上記アドレス分のアクセスは読み出し動作のみ行 うことを特徴とする走査変換方法。

[請求項 3] 画像データをラスタ順次走査からこの画像データを所定の整備と機幅を有するブロックに分割するためのブロック順次走査に変換し、また上記ブロック順次走査的ら上記ラスタ順次走査に変換する走査変換装置において。

 よるブロックデータが読み出され、また上記ブロックデータが書き込まれると共に上記ラスタデータが読み出されるように成された単一のブロックバッファと、上記ブロックバッファヘアクセスするアドレスを演算するアドレス演算手段とを設けて成り、

上記アドレス演算手段は、上記ラスタ順次走査から上記ブロック順次走査への変換時には、上記ブロックバッファを上記ブロック順次走査により読み出すアドレスと、その読み出しにより生じた空き番地に上記ラスタデータを書き込むアドレスと、その書き込み順番に基づいて次のブロック順次走査による読み出しアドレスとを所定の演算により求めると共に、

上記プロック順次走査から上記ラスタ順次走査への変換時には、上記プロックバッファを上記ラスタ順次走査により読み出すアドレスと、その読み出しにより生じた空き番地に上記プロックデータを書き込むアドレスと、その書き込み順番に基づいて次のラスタ順次走査による読み出しアドレスとを所定の演算により求めるようにしたことを特徴とする走査変換装置。

【請求項 4】 上記アドレス演算手段は、上記プロックの縦幅と上記ラスタの水平幅との様で与えられるアドレス毎に上記プロックバッファに対する発生アドレス増分を求めるためのステップ幅を求め、上記プロックバッファに対するアドレスは上記ステップ幅をに基づいて、1アクセスだけさらに演算して求めることを特徴とする請求項 3記載の走変変換装置。

【請求項 5】 上記アドレス演算手段は、新たなステップ個SNを求める場合は、上記ラスタの水平幅をH、上記プロックの横幅を p とする時、h = H / p なるh より、A = s × h / e、B = s × h - e × A を求め、SN = A + Bを求める共に、上記プロックパッファセス毎の更新はp 達のカウン・カンアセス毎にA d r s (アドレス) = A d r s - e + 1) なる計算式で値が更新されるA d r s との和により行うことを特徴とする請求項 4記載の走査変換装置。

[請求項 6] 上記アドレス演算手段は、上記ラスタ順次走査から上記ブロック順次走査への変換時には、上記ブロックの敬植を決定する画素数 v が2のべき乗であり、上記Aをシフト演算で求め、上記Bを下位ビットの取り出し処理で求めることを特徴とする請求項 5記載の走査変換装置。

【請求項 7】 上記アドレス演算手段は、上記画素数 v と上記トの値を入れ換えることにより、上記ラスタ順次走査から上記ブロック順次走査への変換と、上記ブロック順次走査から上記ラスタ順次走査への変換とを行うことを特徴とする請求項 6記載の走査変換装置。

[請求項 8] 上記ブロックバッファに対して、上記ラスタデータの入出力を行う入出力バッファと、上記ブロックバッファに対して上記ブロックデータを入出力する

入出力パッファとを設けたことを特徴とする請求項 3記 載の走査変換装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、テレビ、スキャナ、ブリンタ等における画像圧縮伸長処理などの各種画像処理に際して行われるラスタ源次走査とブロック源次走査との間の走査変換を行うための走査変換方法及びその装置に関するものである。

[0.002]

【従来の技術】従来、画像データをブロック毎に画像処理するようなJPEG方ような通知理等を行う場合は、図8(A)に示すようななガロック原次の走を頂に地から、図8(B)に示すがあった。また画像仲長を行達と呼び返り、これらの変換する必要があった。このために図8(C)に示すようは、逆にブロックバッファを設けて、これらを切り原でするようには、一方のブロックバッフを設けて、ため、アカリアがあった。アラスタバッフを取り頂次次の変換時には、一方のブロックバックバッででリードする。またブロック順にティトし、他方のブロック順次にリードする。またブロック順にティトし、他方をラスタバックに変々検時には、一方をようにしていた。

【0003】図9は従来の走査変換装置を示すブロック図である。図9において、ラスタカウンタ101は通常のラスタ頂次用アドレス(以下、ラスタアドレス)を発生し、ブロックカウント変換部102は上記ラスタアドレスをブロック頂次用アドレス(以下、ブロックルグアドレス)に変換する。上記2つのアドレスはマルチブレクサ103で変換、逆変換に応じて切り換えられて2つのブロックバッファ104、105にそれぞれ供給される。そして入出力バッファ106、107を介して入出力データのやり取りが行われる。

【0004】即ち、ラスタ頂次からブロック頂次への変換時には、入出力パッファ105はカメラ等の外部からラスタデータを入力し、これをブロックバッファ104、105を用いてブロック化し、入出力パッファ107に安良時には、入出力パッファ106を発時には、入出力パッファ107パッファ105を用いてラスタ順次化し、入出力パッファ14、105を用いてラスタ順次化し、入出力パッファ105からラスタデータとしてモニタ等へ出力する。

05からラスタデータとしてモニタキへ出力する。 【0005】図10はブロックカウンタ変換部102の 構成を示す。尚、ここでは1つのブロックサイズが凝構 8×8間の画素の場合を示す。図10において、上記ラスタカウンタ101からの通常のA0~A6 に1つつ 歩進するラスタアドレスを受け、そのA3~A6 のとしス線を上位に入れ換え、中位をA6~Ar、下位をA0~A6とするアドレスに変換し、出力バッファ109 よりブロックアドレスB0~Bn して出力する。
【0006】即ち、A0~A6のアドレスを水平方向に 8までカウントした後、次のラインに较って再び8まで カウントし、これを8本のラインについて行うことにより、1つのブロックのブロックアドレスが得られ、これ を1日にわたって続けることにより、1つのブロックバ シファ分のブロックアドレスが得られることになる。 【0007】また、送変換時のブロックアドレスは、A 0~Anの上位をA3~An-3、中位をAn-2~Ar を 位A0~A2に変換することによるブロックアドレスを

用いる。 【ロ 0 0 8】従って、下位 A0 ~A2 (8 画素分)の3 ビットのアドレスは常に変換される必要がない。尚、上 述の場合、ブロックバッファ水平幅(1 H)のアドレス は2 のべき乗であ るという条件が必要であ る。 【0 0 0 9】

【0010】本発明は上記のような問題を解決するためになされたもので、ブロックバッファを1個用いるだけで前述した生変変換を行うことのできる走変変換方法及びその装置を提供することを目的としている。

[0011]

【課題を解決するための手段】本発明においては、ラスクリークによりでは、アンスを変からブロック順次走変への変換に降み出して、その時からブロッカーのでは、その時からでは、アンスを開始に上記ラスタデータを自ち込み、その書き込み時のアドレスかのフロロックによったが、アンスを呼びなると共に、アロックにかからアスターの変換が出し、アロックバックアよりを主きなり、アンスの変換が出し、アカスのでは、アロックバックアよりを主きなり、アウススを呼びている。というアータを書き込み、その書き込みが出した。アフィックデータを書き込み、その書き込みが出している。

[0012]

【作用】ラスタ順次走査からブロック順次走査への変換のためのアドレス減算及びブロック順次走査からラスタ順次走査への変換のためのアドレス減算とを同一の回路で行うことができると共に、ブロックバッファを1個だけ用いればよいので、回路規模を小さくすることができる

[0013]

【実施例】図1は本発明の実施例を示すプロック図である。図1において、ラインカウンタ1はフスタ頂次のかる。図1において、ラインカウンタ1はフスタ頂次のカウンタである。ライン数レジス数をカウンクサなる。カイン数レジス数を格的フタンの重方台の画素数、即ちはとラインの数を格的フターの映画を対する。比較値とのがするととにより、プロックバッファロの処理がある。アドレス演算の場合を関係する。アドレスでは、アドルスを登録に応じてブロックバッファロのディのの一下の表ははアッファロ、アが接続ないで、ディのに対していまった。アが接続ないでは、アレスに対していまり、アリンの方台及びイネーブル状態が決められる。

【0014】図3はブロックバッファ5の構成を示すもので、水平幅Hはh・p個の画素数(ここでは2のべき乗とする)であり、垂直幅はvの画素数(ライン数)である。このブロックバッファ5はSRAMを用いて構成されている。

【0015】 ラスタ頂次からブロック頂次の変換時にばパッファ7はラスタデータを入力し、パッファ6はブロックバッファ5からのブロックデータを出力する。ブロックバッファ5からラスタ頂次への逆変換時は、パッファ6はブロックデックを入力してブロックバッファ5からたラスのブロックバッファ5の出力をバッファ7が受けてラスタデータを出力する。

スペック 16] 図2は上記2つのケースの変換タイミングを示す。ブロックパッファ5に与えるアドレスAdrs に対して前半でリード操作を行い、リードされて空き番地となったその番地にライト操作を行うようにしている。これによりブロックパッファ5としては必要とする・ブロックの重直画素幅×氷平ライン幅のパッファ容量で

済む。また、ブロックバッファ5では最初にブロック幅分のライトのみの動作を行ってからリードが行われる。 【ロロ17】次に本発明の原理を説明する。とこでは、ブロックサイズを水平p×垂直vとするが、水下方向の画条分は上記2つのケースの走空変換では変わらずに水下順にアクセスが行われる。従って、以上下説明の一部ではp=1として扱っている。

【0018】まずラスダ原次からブロック順次への変換について説明する。ブロックザイズャ×vでァニ1、v=8とすると、図4(A)に示すようにブロックパップァちへのラスタデータの書き込み順序はロ~8h-1のようになり、これがそのままブロックパッファちのアドレスに対応する。この場合水平方向の画素数は1つである。このようにして1つのブロックの8×1個の書き込みを第1ステージとする。

スペウァかぶめられる。 【〇〇2〇】このようにして、第2ステージで8h(v×h)のアクセスが終了すると、次のステージに移る。 以降のステージでは、上記と同様に対ステージのh番目のライト毎の番地の頂にリードする。 従って、リードなる。 〇番地にはじまり、step=step×h毎になる。 つまり第3ステージではstep=hとなる。 【〇〇21】ただし、ちtep=step-8hなちば、step=step-8hょ1となりによりによりをしまれないます。step-8hよるるまで繰り返される。この方法は繰返しが多いの式の成成の方を追求すると最終的なstepは以下の式で置き換えられる。

step=a+b ただし、右辺のstepは前ステージのstepであり%は余りの計算を示す。以上のような規則性をまとめると以下のようになる。 アドレス演算部4におけるアドレス演算法則 ブロックサイズp×v、水平ライン長H=b×p、上位アドレスAdrsとすると、下位アドレスはp進のカウンタ出力である。 (A) 初期値step=1 Adrs=0 …第1ステージ

ーン Ad rs=Adrs+step ただしAdrs≧h×∀ならばAdrs=Adrs-h xv+1
(B) 第2ステージ以降
step=step×h step=h×vならばstep=step×h step=h×vならばstep=step=h
ただしa=(step×h)/(h×v)=step/v(余り切り捨て)
b=(step×h)%(h×v)=h×(step-v×a)
Adrs=Adrs+step
Adrs=h×vならばAdrs=Adrs-h×v+

ただし、stepを求める演算は各々ステージの最初で 1回のみ行う。また、Adrsの更新はアドレスの下位 であ るpカウント毎に行われ、Adrsと下位アドレス とが加算され、最終的なアドレスが生成される。

【0022】また、ブロック語次からラスタ語次への変数も原理的に上記と同一であり、前述の演算法則におけるNとvとを入れ換えることにより実現できるので、詳細は名略する。

【0023】図5は上記原理によるアドレス演算部4の 構成例を示す。尚、ここではブロックの水平画素数と2 のべき乗であるとする。図5において、画素データの入 出力に同期してクロックCLKにより水平カウンタ12 及び垂直カウンタ111は水平カウンタ12の桁とあっこの場合 会、垂直カウンタ111は水平カウントアップする。より を受けたときのみ動作してカウントアップする。本重施 関では水平方向はフビットで128画集、ブロックサイズを8× 8とすると、生成されるい。在フロックサイズを8× 8とすると、生成されるい。在フロックサイズを8× 8とするとく影響を受けない。で、水平カウンタ11の と位として8~ 88 とを面カウンタ11の出力アドレス87~ 88 とが変換されることになる。

【0024】各カウンタ出力のうちe3~e9 は変換回路としてのシフタ13に入力されて表1に示すシフタ動作が行われる。

[0025]

[表1]

0 2 4 4	ステージ
£; 2, 2, 2, 8; 2, 2; 2; £; 2, 2; 2;	最直アドレス
8 8 8 8 8 8 8 8 8 8 8 8 8 8 8 8 8 8 8	上位水平アドレス
A: E: A: 2: A: E: A: A: B: E: B: B:	最下位アドレス (水平アドレス)
0-3-6-912	…シフト量(上位76(1内)

【0026】シフタ13において、まず最初の重直プロック幅×水平画素(v×h×p)の間である第1ステージでは入力データe3~e3をb3~b3として動作のまま出力する。そしてブロックパッファ5はライト動からかける。次に第2ステージではLSB方向に3ピットのシフトを行い、最上位3ピットのマb5に2のシットをいけばし、b8~b5に46~e3が対応する。これのリブロック順次によるリード及びラスタ順後にシンドルが行われる。第3、第4ステージでも同様にシンダイトが行われる。第6→2(2)→12でも同様にシンジのカインフト量を、6→2(2)→12でもこのシットをして、ただし、実際のシフト量の数値ですで割った余りなので、6→2→5…となる。【0027】図6は前述の原理に基づいたアトレス演算

Tの回り、いっとのでは、いっとのでは、しているのとのでは、しているのとのでは、しかった。 にないでは、しかったのでは、しかったのでは、しかったのでは、しかったのでは、しかったのでは、しかったのでは、しかったのでは、しかったのでは、しかったのでは、しゃったのでは、しかったのでは、しかったのでは、しゃったのでは、しゃったのでは、しゃったのでは、いったいでは、いったいは、いったいは、いったいは、いったいは、いったいでは、いったいでは、いったいは、いっ

【0029】第2ステージ以降は、マルチブレクサ29 は加算器28の出力を選択するようになっていて、e+ b=stepがラッチ23においてvライン分の終了毎 にラッチされ更新される。

- v × a) である.

【0030】次にAdrs演算部において、上述した各ステージの最初に発生するアドレスはラッチ36のデータをマラインは了毎にクリアすることにより得られる。ラッチ36の出力は、加算器32にも与えられ、ここでラッチ36の出力との加算Adrs=Adrs・セールが演算される。一方、レジスタ21、22の値h、マは乗算器31でh×vの計算が行われ、比較器34、演算器33には共に加算器42とが入力される。比較器34ではAdrs=h×vが判断される。近較器33ではAdrs=h×v+1が演算される。従って、演算器33には+1の演算が付加されている。

【0031】そして加算器32の出力と減算器33の出力はセレクタ35に入力され、比較器34の判断により、Adrseh×vの時に減算器33の出力であるAdrsーh×v+1が、次のアドレスの上位部分として出力され、pカウンタ37がpカウントを終える。従ってラッチ36にラッチされる。従ってラッチ36にカウント毎に新しい上位アドレスAdrsがセットされ図示しない加算器でAdrsとpカウンタ37の出力が加算されてブロックバッファ5のアドレスとなる。

【0032】また、pが2のべき典、即ち、4、8等の 場合は、上記加算は不要でAdrsを上位ピットとしp カウンタ37の出力を下位ビットするアドレスでブロッ クパッファミのアドレッシングが行われる。 酢、pカウ ンタ37は、各画素の転送クロックに同期してカウント アップが行われる。また、ブロック原次からラスタ原次 への逆変換を行う場合においては、 レジスタ 2 1、 2 2 のhとvをvとhに入れ換えれば良いことは前述の原理 の説明で述べた。

【0033】また、図6の回路構成において、ラスタ類 次からブロック頂次への変換時であ って、かつ、ブロッ ク垂直値v = 8の場合の回路構成は次のように変形する ことができる。まず第1に除算器26は、Sを3bit LSB方向にシフトするシフタで代用できる。第2に乗 算器24は、aを3bitMSB方向にシフトするシフ タで代用できる。また第3に脳算器25は、結果として 入力SのLSB3bitを抽出するもので置き換えられ る。この結果、乗算器24は事実上必要なくなる。以上 のように図の回路構成は特定の条件下では簡易な回路に 置き換えることができる。

[0034]

[発明の効果] 以上に説明したように、本発明によれ は、ラスタ順次走査からプロック順次走査及びプロック 順次走査からラスタ順次走査への各変換に際し、ブロッ クパッファの読み出しにより空いた番地に書き込むよう に成すと共に、その際のアクセスアドレスを簡単な演算 法則により演算するように構成したことにより、ラスタ 順次走査からブロック順次走査への変換のためのアドレ スと、ブロック類次走査からラスタ類次走査への変換の ためのアドレスとを同一の演算回路で求めることができ ると共に、プロックパッファを唯1つ用意すればよいの で、周辺回路を含めた回路規模を大幅に削減することが できる効果がある.

[図面の簡単な説明]

【図1】本発明の実施例を示すブロック図である。 【図2】 ブロックバッファのアクセス順を示すタイミン グチャートであ る。

【図3】ブロックバッファの構成例を示す構成図であ

【図 4】 ブロックパッファのアクセス順を示す説明図で

ある [図 5] アドレス演算部の構成例を示すブロック図であ

【図 5】アドレス演算部の他の構成例を示すプロック図 である.


【図7】 v ラインカウント終了クロック発生部の構成例


を示すブロック図である。 【図8】従来のラスタ/ブロック変換方法を示す説明図 である.


【図9】従来の走査変換装置を示すブロック図である。 【図 1 O】従来のブロックカウント変換部を示すブロッ ク図である.


[符号の説明]


- ラインカウンタ
- ライン数レジスタ
- 比較器 3
- アドレス演算部
- 5・ブロックバッファ
- 5、7 入出カバッファ
























(Ø 1 O)




[図6] (A) STEP計算部









This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:	
☐ BLACK BORDERS	
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES	
☐ FADED TEXT OR DRAWING	
BLURRED OR ILLEGIBLE TEXT OR DRAWING	
☐ SKEWED/SLANTED IMAGES	
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS	
☐ GRAY SCALE DOCUMENTS	
☐ LINES OR MARKS ON ORIGINAL DOCUMENT	
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY	
,	

IMAGES ARE BEST AVAILABLE COPY.

□ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.